This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):



- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Problem Image Mailbox.

Citation 2

1. Japanese Patent Application No.: 9554/1983

Application Date: January 24, 1983

Japanese Patent Disclosure No.: 135684/1984

Disclosure Date: August 3, 1984

3. Inventor: Kenichi NOJIMA; Kawasaki-city, Japan

4. Applicant: FUJITSU Kabushiki Kaisha; Kawasaki-city, Japan

5. Title: A Data Bypass Method Between Baffer Memories

A data bypass method between baffer memories (3, 6) for a multi processor system of a swapping type including a plurality of CPUs (1, 2) each of which has a buffer memory (3, 6) and a storage device (16) to which the CPUs are connectable, wherein a means for bypassing data from the write data bus (18, 19) of the strage device (16) to the readout data bus (17, 20) is provided, and when the data transmission is required between buffer memories, the data are directly transmitted between buffer memories through the means for bypassing.


Each of reference numbers is as follows:

1, 2: CPU 3, 6: Buffer Memory 4, 5 7, 9: Tag

8: Control Circuit 10, 11, 12: Selecting Circuit

13, 15: Register 14: Memory 16: Storage Device

17, 20: Readout Data Bus 18, 19: Write Data Bus



09 日本国特許庁 (JP)

10特許出顧公開

⑫公開特許公報(A)

昭59-135684

⑤ Int. Cl.³G 11 C 9/06G 06 F 13/00

識別記号

庁内整理番号 8219—5B 7361—5B 砂公開 昭和59年(1984)8月3日

発明の数 1 審査請求 未請求

(全 3 頁)

タバッフアメモリ間のデータバイパス方式

@特

願 昭58-9554

22出

願 昭58(1983)1月24日.

加杂 明 者 野嶋賢一

川崎市中原区上小田中1015番地 富士通株式会社内

切出 願 人 富士通株式会社

. 川崎市中原区上小田中1015番地

切代 理 人 弁理士 松岡宏四郎

明细、

1. 発明の名称

バッファメモリ間のデータバイパス方式

2. 特許請求の顧問

パッファメモリを値えた中央処理装置と、な中央処理装置を複数接続出来る記律装置とを備えたスワップ方式のマルチプロセッサンステムに於て、該記憶装置の書込みデータバスから読出しデータバスへデータをパイパスする手段を設け、前記パッファメモリ間でデータを経出して直接パッファメモリ間でデータの転送を行うことを特徴とするパッファメモリ間のデータバイパス方式。

- 3. 発明の詳細な説明
- (a)発明の技術分野

本発明はバッファメモリを値えた中央処理装置と、抜中央処理装置を複数接続出来る記憶装置(主記憶装置又は中央処理装置を主記憶装置間に設けられる中間バッファ記憶装置)とを値えたスワップ方式のマルチプロセッサンステムに係り、特 に該マルチプロセッサシステムに於けるプロセッサ間のデータ転送時間を短縮するパッファメモリ 間のデータバイパス方式に関する。

(b) 従来技術と問題点

従来のバッファメモリを協えた中央処理装置と、 な中央処理装置を複数を続出来る記憶装置とその えたスワップでは、かりをでしていませた。 は、変置にな中央処理装置のバッファメモ は、変置にな中央処理を図のバッファメモ は、変置にない、ではない。 にでデータを転びれて、ないで、でいる。 にでデータをが生じた。 のに変したが、無いで、でいますで、 のに送せない。 を行う必要で、のにはないで、 ででデータを書込んだ後、 にはませていますで、 を行うない。 にはませていますで、 のにはませていますで、 のにはませていますで、 のにはませていますで、 を行うない。 にはませていますで、 にはませていますではないますで、 にはませていますで、 にはませていますではないますではないますで、 にはませていますではない

(c)発明の目的

本発明の目的は上記欠点を除く為,各中央処理 装置の内成中央処理装置で必要となったデータが、 他の中央処理装置のパッファメモリに存在する場合。 該他の中央処理装置からムーブアウトされた データを配性装置に書込むのと平行して要求元の 戦中央処理装置へ該データをバイパスさせ。 転送時間の短縮を計ることを可使とするパッファメモリ間のデータバイパス方式を提供することにある。 (4) 発明の様成

本発明の様成はパッファメモリを備えた中央処理装置と、該中央処理装置を複数接続出来る記憶装置とを優えたスワップ方式のマルチプロセッサンステムに於て、該記憶装置の書込みデータパスから終出しデータパスへデータをパイパスする手段を設け、前記パッファメモリ間でデータ転送を行う機にしたものである。

(・) 発明の実施例

٠<u>,</u> . . .

図は本発明の一実施例を示す回路のブロック図 である。中央処理装置1にはバッファメモリ3と、 バッファメモリ3のアドレス情報、有効性等が配

3

中央処理装置 2 を中心とする動作の場合は上記と同様であるが、参照されるタグは 7 でバッファメモリ 3 よりムーブアウトされたデータは書込みデータバス 1 9 を経て選択回路 1 1 . 1 2 を経由し、統出しデータバス 1 7 を経てバッファメモリ 6 に転送される。

(1)発明の効果

以上説明した如く。本発明は各中央処理装置の 内或中央処理装置で必要となったデータが、他の はされるタグ 4 が内 取され、中央処理装置 2 には パッファメモリ 6 と、パッファメモリ 6 の アドレス情報、有効性等が記憶されるタグ 5 が内 取される。配徳装置 1 6 にはタグ 4 の内容がコピーされるタグ 7 と、タグ 5 の内容がコピーされるタグ 9 がある。ここで中央処理装置 1 を中心にして動作を説明する。

中央処理装置のパッファメモリに存在する場合. 該他の中央処理装置からムープアウトされたデータを記憶装置に審込むのと平行して要求元の政中 央処理装置へ該データをパイパスさせ、転送時間 の短縮を針ることを可能とする為。その効果は大 なるものがある。

4. 図面の簡単な説明

図は本発明の一実施例を示す回路のブロック図である。

1. 2 は中央処理装置、3.6 はパッファメモリ、4.5.7.9 はタグ、8 は制御回路、10.11.12 は選択回路、13.15 はレジスタ、14 はメモリ、16 は記憶装置である。

代理人弁理士 松岡宏四郎

5

